Autor de tesis. Acosta Jiménez, Antonio José

Circuitos integrados CMOS autotemporizados.
Nuestros objetivos básicos a cumplimentar en este trabajo de Tesis son, por un lado, la realización de celdas autotemporizadas operativas y el diseño de circuitos integrados autotemporizados CMOS de mediana-alta complejidad. Por otro lado, trataremos de realizar aportaciones a los fundamentos de los CSA autotemporizados, de forma que disminuya la separación que, hoy por hoy, presentan respecto a los CSS.En el Capítulo 2 damos propuestas y mejoramos las estructuras diferenciales existentes hasta la fecha. Así, presentamos el diseño, integración y testado de un total de tres estructuras diferenciales totalmente novedosas, que compararemos en sus prestaciones t recursos de hardware con otras estructuras diferenciales. Para medir adecuadamente las prestaciones de estas celdas hemos ideado un método eficiente de medida de parámetros temporales.En el Capítulo3 incluimos la primera de nuestras actuaciones a nivel arquitectural. Para ello, vamos a modificar tanto el esquema de almacenamiento de datos como los protocolos y circuitos de interfaz del esquema de referencia, generando un abanico de propuestas que serán presentadas y analizadas a lo largo del capítulo. Las modificaciones que realizaremos estarán destinadas a reducir el coste en hardware. Para ello será necesario actuar sobre el protocolo y, consecuentemente, sobre los circuitos de interfaz, con el establecimiento de un conjunto de restricciones temporales poco limitantes sobre los latches. Estas restricciones eliminan una parte de independencia de la velocidad, pero veremos cómo en un entorno VLSI son poco limitantes algo que ya fue apuntado en [WILL9], o realizado en [JACO90].En el Capítulo4 presentamos la segunda de nuestras actuaciones a nivel arquitectural. En concreto, proponemos un nuevo esquema de operación en arquitecturas bidimensionales con pipeline. Esta nueva aproximación permite, en algunos casos, aumentar la velocidad de operación, además de reducir el hardware global en todos los casos. Para la implementación de estas propuestas, se realizarán previamente consideraciones de diseño sobre los elementos básicos componentes de los circuitos que incorporan estos tipos de arquitecturas. En estas arquitecturas incluiremos asimismo las propuestas arquitecturales presentadas en el Capítulo 3.El Capítulo 5 estará dedicado al diseño e integración de ejemplos demostrativos que incluyen las propuestas e innovaciones presentadas en los Capítulos 2, 3 y 4. En total se presentan un total de 4 chips, que incluyen 19 circuitos propuestos distintos. En concreto fueron escogidos como demostradores memorias FIFOs, registros de desplazamiento con realimentación lineal (LFSRs) y un multiplicador de números naturales de 4 bits. Asimismo, estudiamos en este capítulo las características peculiares y problemas particulares de estos ejemplos, haciendo énfasis en el diseño VLSI de los mismos. En el Capítulo mostramos todas las labores de testado y caracterización lógica, eléctrica y temporal de los ejemplo demostrativos desarrollados en el Capítulo5. Los interesantes resultados obtenidos en el laboratorio, así como la alta operatividad de estos prototipos en diversas condiciones de operación, y el alto rendimiento de los circuitos, justifica en su totalidad el  esfuerzo desarrollado en esta Tesis.